Searching PAJ Page 1 of 2

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-184813

(43) Date of publication of application: 16.07.1996

(51)Int.CI.

G02F 1/133 G02F 1/133

G09G 3/36

(21)Application number: 06-326104

(71)Applicant: SHARP CORP

(22)Date of filing:

27.12.1994

(72)Inventor: NAGASHIMA MASAMI


KAWAGUCHI TAKAFUMI

(54) LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PURPOSE: To reduce useless power consumption caused by generating an unwanted gradation signal in a gradation signal generation circuit and to eliminate unwanted electromagnetic radiation also caused by the occurrence of the wanted gradation signal by suppressing the occurrence of the gradation signal unnecessary for the data for assigning intensity levels used for a display actually.

CONSTITUTION: This device is provided with a gradation signal selection circuit 7 detecting the gradation signal T selected more than once by the data D1-DN for assigning intensity levels in a horizontal scan period and is constituted so that when the data D1-DN for assigning intensity levels in the horizontal period are



displayed, the gradation signal generation circuit 4 generates only the gradation signal T detected by the gradation signal selection circuit 7.

LEGAL STATUS

[Date of request for examination] 10.07.1998

[Date of sending the examiner's decision of 23.01.2002

Searching PAJ Page 2 of 2

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3549127

[Date of registration] 30.04.2004

[Number of appeal against examiner's 2002-02867

decision of rejection]

[Date of requesting appeal against examiner's 20.02.2002

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

拒絕引用S 04 P 0017 W 000

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

庁内整理番号

(11)特許出願公開番号

特開平8-184813

(43)公開日 平成8年(1996)7月16日

(51) Int.Cl.⁶

識別記号

FΙ

技術表示箇所

G02F 1/133

575

550

G 0 9 G 3/36

審査請求 未請求 請求項の数4 OL (全 12 頁)

(21)出願番号

特願平6-326104

(71)出願人 000005049

シャープ株式会社

(22)出顧日

平成6年(1994)12月27日

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 長島 正美

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72)発明者 川口 登史

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内


(74)代理人 弁理士 山本 秀策

(54) 【発明の名称】 液晶表示装置

(57)【要約】

【目的】 実際に表示に用いる階調表示データD1~DNが必要としない階調信号Tの発生を抑制するので、階調信号発生回路4が不必要な階調信号を発生させることにより生じる電力消費の無駄を低減させると共に、この不必要な階調信号の発生によって生じる不要な電磁放射もなくす。

【構成】 各水平走査期間について、その水平走査期間の階調表示データD1~DNによって1度以上選択される階調信号Tを検出する階調信号選択回路7と、その水平走査期間の階調表示データD1~DNを表示する際に、階調信号発生回路4が階調信号選択回路7で検出された階調信号Tのみを発生させるようにした。



【特許請求の範囲】

【請求項1】 各水平走査期間について、アクティブマトリクス方式の液晶表示パネルにおける各信号配線毎に、階調信号発生回路が発生する複数種類の階調信号のうちのいずれかを階調表示データに応じて選択し、該選択した階調信号に基づいた信号電圧を当該信号配線に印加する信号配線駆動回路を備えた液晶表示装置において

各水平走査期間について、該水平走査期間のいずれの階調表示データによっても選択されない階調信号を検出する非選択検出回路と、

各水平走査期間毎に、該非選択検出回路によって当該水平走査期間について非選択を検出された階調信号を該階 調信号発生回路が発生しまたは出力するのを抑制する階 調信号抑制回路とが設けられた液晶表示装置。

【請求項2】 アクティブマトリクス方式の液晶表示バネルにおける複数の信号配線が2以上の組にグループ分けされ、それぞれの組の各信号配線毎に、各水平走査期間について、階調信号発生回路が発生する複数種類の階調信号のうちのいずれかを階調表示データに応じて選択 20 し、該選択した階調信号に基づいた信号電圧を当該信号配線に印加する信号配線駆動回路が信号配線の各組毎に設けられた液晶表示装置において、

各水平走査期間について、該水平走査期間のいずれの階調表示データによっても選択されない階調信号を検出する非選択検出回路と、

各水平走査期間毎に、該非選択検出回路によって当該水平走査期間について非選択を検出された階調信号を該階調信号発生回路が発生しまたは出力するのを抑制する階調信号抑制回路とが各信号配線駆動回路毎に設けられた 30 液晶表示装置。

【請求項3】 各水平走査期間について、アクティブマトリクス方式の液晶表示パネルにおける各信号配線毎に、階調信号発生回路が発生する複数種類の階調信号のうちのいずれか1または2以上の階調信号を階調表示データに応じて選択し、該選択した1または2以上の階調信号に基づいた信号電圧を当該信号配線に印加する信号配線駆動回路を備えた液晶表示装置において、

各水平走査期間について、該水平走査期間のいずれの階調表示データによっても選択されない階調信号を検出する非選択検出回路と、

各水平走査期間毎に、該非選択検出回路によって当該水平走査期間について非選択を検出された階調信号を該階調信号発生回路が発生しまたは出力するのを抑制する階調信号抑制回路とが設けられた液晶表示装置。

調表示データに応じて選択し、該選択した1または2以上の階調信号に基づいた信号電圧を当該信号配線に印加する信号配線駆動回路が信号配線の各組毎に設けられた液晶表示装置において、

各水平走査期間について、該水平走査期間のいずれの階調表示データによっても選択されない階調信号を検出する非選択検出回路と、

各水平走査期間毎に、該非選択検出回路によって当該水平走査期間について非選択を検出された階調信号を該階調信号発生回路が発生しまたは出力するのを抑制する階調信号抑制回路とが各信号配線駆動回路毎に設けられた液晶表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、階調表示を行うアクティブマトリクス方式の液晶表示装置に関する。

[0002]

40

【従来の技術】TFT([Thin Film Transistor]薄膜ト ランジスタ)を用いたアクティブマトリスク方式の液晶 表示装置で階調表示を行うための方式としては、各絵素 の階調表示データに応じて電圧の異なるアナログ階調電 圧を当該絵素に印加するアナログ階調電圧方式と、各絵 素の階調表示データに応じてデューティ比の異なるパル ス電源電圧を当該絵素に印加する振動階調電圧方式とが ある。アナログ階調電圧方式は、階調表示の各段階毎に 電圧の異なる階調電圧を発生する電源を用意しなければ ならないために、電源回路に用いるオペアンプ等のアナ ログ回路がコストアップを招きチップ面積も増大すると いう欠点がある。これに対して、振動階調電圧方式は、 少なくとも高低2種類の電圧の電源があれば足り、階調 表示のための回路のほとんどをディジタル回路で構成す ることができるので、コストアップを抑制すると共にチ ップ面積の増大も避けることができるという利点があ る。

【0003】上記振動階調電圧方式による階調表示を行う従来の液晶表示装置を図7に基づいて説明する。この液晶表示装置は、アクティブマトリクス方式の液晶表示パネル1を備えている。液晶表示パネル1は、1対の基板1a、1b間に液晶を封入したものである。一方の基板1aには、多数の信号配線1cと走査配線1dとが交差して形成され、これら信号配線1cと走査配線1dとよって区切られる碁盤の目状の各領域にそれぞれ絵素電極1eが形成されている。そして、各絵素電極1eが形成された領域が液晶表示パネル1上の絵素となり、これによって絵素がマトリクス状(行列状)に配置されることになる。また、これらの絵素電極1eに隣接することになる。また、これらの絵素電極1eに隣接することになる。また、これらの絵素電極1eに隣接することになる。また、これらの絵素電極1eに隣接することになる。また、これらの絵素電極1eに隣接するに関1cとの間を接続するスイッチング素子であれる。

れている。他方の基板1bには、この基板面全面、また は、各絵素の行方向に連なるグループ毎に共通電極が形 成されている。なお、図7に示す液晶表示パネル1で は、図面を簡単にするために絵素が3行3列に配置され た場合を示しているが、実際の液晶表示パネル1では、 もっと多くの絵素がマトリクス状に配置される。

【0004】上記液晶表示パネル1の基板1aに形成さ れた各信号配線1cは、それぞれソース駆動回路(信号 配線駆動回路) 2に接続され、各走査配線1 dは、それ ぞれゲート駆動回路3に接続されている。また、この液 晶表示装置には、階調信号発生回路4と電源回路5とコ ントロール回路6が設けられている。そして、図示しな い外部回路から送られて来る階調表示データ D1~ D4と ドットクロック信号CKと水平同期信号HSと垂直同期 信号VSがこのコントロール回路6に入力されるように なっている。階調表示データD1~D4は、各絵素の表示 階調を2進数値で示した複数ビット(ここでは4ビッ ト)の信号であり、マトリクス状の各絵素の階調表示デ ータD1~D4が4ビットずつ順次シリアルに入力され る。そして、コントロール回路6は、この階調表示デー タD1~D4をそのままソース駆動回路2に送る。また、 ドットクロック信号CKは、各絵素の階調表示データD 1~D4C同期した信号であり、水平同期信号HSは、水 平走査期間に同期した信号であり、垂直同期信号VS は、垂直走査期間に同期した信号である。そして、コン トロール回路6は、これらの同期信号に基づいて各種タ イミング信号を生成し、それぞれソース駆動回路2とゲ ート駆動回路3と階調信号発生回路4と電源回路5に送 るようになっている。

【0005】ゲート駆動回路3は、コントロール回路6 から送られて来るタイミング信号に基づいて、液晶表示 パネル1の各走査配線1 dを水平走査期間毎に順に走査 して走査行の全てのTFT1fを導通させると共に、垂 直走査期間毎にこれを繰り返す。電源回路5は、高低の 異なる電圧を有する2種類の電源電圧VSH、VSLと、C れに対応する電源電圧VCを発生させる回路であり、液 晶の交流駆動を行うために、コントロール回路6から送 られて来るタイミング信号に基づいて、例えば垂直走査 期間毎に、電源電圧VCに対する電源電圧VSH、VSLの る。そして、との電源回路5が発生する電源電圧VSH, VSLはソース駆動回路2に送られ、電源電圧VCは液晶 表示パネル1における他方の基板1bの共通電極に印加 されるようになっている。

【0006】階調信号発生回路4は、コントロール回路 6から送られて来るタイミング信号に基づいて階調信号 T1~T16を発生する回路である。階調信号は、振動階 調電圧方式では、振幅と周期が一定でデューティ比のみ が異なる複数種類のパルス信号であり、階調表示の段階 数と同数の階調信号を用いる場合には、階調表示データ 50 た。即ち、この補間階調方式は、上記従来例のように階

をNビットとすると2"種類のパルス信号からなる。そ して、ここでは、階調表示データD1~D4が4ビットで あり、これによる段階数と同数の階調信号を用いるの

で、この階調信号発生回路4が発生する階調信号T1~ T16は、図8に示すように、それぞれデューティ比が異 なる16種類のパルス信号からなる。そして、この階調 信号T1~T16は、図7に示すように、ソース駆助回路

2に送られるようになっている。

【0007】ソース駆動回路2は、コントロール回路6 から送られて来るタイミング信号に基づいて階調表示デ ータD1~D4を絵素毎にサンプリングし、水平走査期間 毎に一斉にホールドする動作を繰り返す。そして、ホー ルドした1行分の各階調表示データD1~D4をそれぞれ デコードしていずれか1種類の階調信号Tを選択し、と の選択された階調信号下のデューティ比に応じて2種類 の電源電圧 V SH, V SLを切り替えることによりパルス状 の電源電圧、即ちパルス電源電圧を各信号配線1cに印 加する。したがって、このソース駆動回路2が階調信号 TのHレベルの間は高電圧の電源電圧VSHを印加しLレ ベルの間は低電圧の電源電圧VSLを印加するものとする と、信号配線1cには、図9に示すように、周期Ttの うちの期間mでは電源電圧VSHとなり期間 n では電源電 圧VSLとなる階調表示データD1~D4に応じたデューテ ィ比がm/Ttのバルス電源電圧が印加される。また、 このようにして信号配線 1 c に印加されたパルス電源電 圧は、ゲート駆動回路3によって走査された行の各TF Tlfを介してそれぞれ絵素電極leに印加されること になる。

【0008】ここで、ソース駆動回路2が1本の信号配 30 線1 cにパルス電源電圧を印加すると、この信号配線1 cからTFT1fを介して絵素電極1eに電流が流れ、 この絵素電極1 eと液晶層と基板1bの共通電極によっ て構成される絵素容量が充電される。そして、このよう な回路は、TFTlfのON抵抗と絵素容量との直列回 路により低域通過フィルタ特性を示すことになり、しか も、これらON抵抗と絵素容量による時定数が大きいた めに遮断周波数が低くなるので、パルス電源電圧のほぼ 直流成分(平均電圧)のみが絵素電極1 e に印加される ようになる。したがって、デューティ比が異なるパルス 極性が反転するようにそれぞれの電圧レベルを切り替え 40 電源電圧を印加すれば、絵素電極 1 e にはこのデューテ ィ比に応じて異なる電圧が充電され、例えば上記デュー ティ比がm/Ttのパルス電源電圧を印加した場合に は、(mVSH+nVSL)/Ttの平均電圧が充電される ので、これによって液晶の階調表示が可能となる。 【0009】また、振動階調電圧方式においては、上記 のように階調表示の段階数と同数の階調信号T1~T16

を用いるのではなく、これよりも少ない種類の基本階調 信号からソース駆動回路2によって階調表示の段階数分 の階調信号を生成する補間階調方式を用いる場合もあっ

調表示データD1~D4が4ビットの場合、この階調表示 の段階数は16段階ではあるが、図10に示すように、 5種類の階調信号T1, T5, T9, T13, T16を基本階 調信号として定め、その他の各段階の階調信号T2~T 4, T6~T8, T10~T12, T14, T15は、ソース駆動 回路2によって、周期Ttの4周期(4Tt)の間にこれ ら基本階調信号のうちの2種類の階調信号Tを切り替え て信号配線1 c に印加することにより生成するようにし た方式である。例えば、階調信号T6では、初めの3周 期に階調信号T5を印加し、残りの1周期に階調信号T9 10 を印加するようにし、また、階調信号T7では、前半の 2周期に階調信号T5を印加し、後半の2周期に階調信 号T9を印加することにより、実質的に図8に示した階 調信号T6,T7と同じ直流成分を絵素電極1eに印加す ることができる。

【0010】上記補間階調方式によれば、図7に示す階 調信号発生回路4が5種類の階調信号T1. T5. T9. T13、T16のみを発生させればよいので、この階調信号 発生回路 4 が発生しソース駆動回路 2 に送る階調信号T の数を減少させることができるという利点がある。 [0011]

【発明が解決しようとする課題】ところが、上記振動階 調電圧方式の従来の液晶表示装置では、階調信号発生回 路4が階調表示データD1~D4の値にかかわらず常に1 6種類の階調信号T1~T16または基本階調信号である 5種類の階調信号T1, T5, T9, T13, T16の全てを 発生させてソース駆動回路2に送り続けるようになって いる。しかしながら、液晶表示パネル1に表示される映 像によっては、垂直走査期間の全期間または一部の水平 走査期間での階調表示に偏りが生じ、特定の階調信号の 30 みが利用される場合が生じる。そして、この場合には、

【0012】このため、従来は、階調信号発生回路4が 表示映像によっては不必要な階調信号まで常時発生させ るために、消費電力に無駄が生じるという問題があっ た。しかも、このように不必要な階調信号を発生させて ソース駆動回路2に送ることにより、液晶表示装置が必 要以上の電磁放射(輻射)を生じさせるという問題もあ

他の利用されない階調信号が階調信号発生回路4で無駄

に発生されソース駆動回路2に送られることになる。

【0013】また、アナログ階調電圧方式の従来の液晶 表示装置においても、階調信号発生回路が複数種類のア ナログ階調電圧からなる階調信号を常時発生するので、 表示映像によっては不必要な階調信号まで発生させると とにより、消費電力に無駄が生じるという問題があっ た。しかも、交流駆動のために階調信号のアナログ階調 電圧レベルを切り替える場合には、必要以上の電磁放射 を生じさせるという問題もあった。

【0014】本発明は、上記従来の問題を解決するもの で、階調表示データに応じて必要な階調信号のみを発生 50 に、各水平走査期間について、階調信号発生回路が発生

させることにより、電力消費を低減させると共に不必要 な電磁放射を減少させることができる液晶表示装置を提 供することを目的とする。

[0015]

【課題を解決するための手段】本発明の液晶表示装置 は、各水平走査期間について、アクティブマトリクス方 式の液晶表示パネルにおける各信号配線毎に、階調信号 発生回路が発生する複数種類の階調信号のうちのいずれ かを階調表示データに応じて選択し、該選択した階調信 号に基づいた信号電圧を当該信号配線に印加する信号配 線駆動回路を備えた液晶表示装置において、各水平走査 期間について、該水平走査期間のいずれの階調表示デー タによっても選択されない階調信号を検出する非選択検 出回路と、各水平走査期間毎に、該非選択検出回路によ って当該水平走査期間について非選択を検出された階調 信号を該階調信号発生回路が発生しまたは出力するのを 抑制する階調信号抑制回路とが設けられたものであり、 そのことにより上記目的が達成される。

【0016】また、好ましくは、アクティブマトリクス 20 方式の液晶表示パネルにおける複数の信号配線が2以上 の組にグループ分けされ、それぞれの組の各信号配線毎 に、各水平走査期間について、階調信号発生回路が発生 する複数種類の階調信号のうちのいずれかを階調表示デ ータに応じて選択し、該選択した階調信号に基づいた信 号電圧を当該信号配線に印加する信号配線駆動回路が信 号配線の各組毎に設けられた液晶表示装置において、各 水平走査期間について、該水平走査期間のいずれの階調 表示データによっても選択されない階調信号を検出する 非選択検出回路と、各水平走査期間毎に、該非選択検出 回路によって当該水平走査期間について非選択を検出さ れた階調信号を該階調信号発生回路が発生しまたは出力 するのを抑制する階調信号抑制回路とが各信号配線駆動 回路毎に設けられる。

【0017】さらに、好ましくは、各水平走査期間につ いて、アクティブマトリクス方式の液晶表示パネルにお ける各信号配線毎に、階調信号発生回路が発生する複数 種類の階調信号のうちのいずれか1または2以上の階調 信号を階調表示データに応じて選択し、該選択した1ま たは2以上の階調信号に基づいた信号電圧を当該信号配 40 線に印加する信号配線駆動回路を備えた液晶表示装置に おいて、各水平走査期間について、該水平走査期間のい ずれの階調表示データによっても選択されない階調信号 を検出する非選択検出回路と、各水平走査期間毎に、該 非選択検出回路によって当該水平走査期間について非選 択を検出された階調信号を該階調信号発生回路が発生し または出力するのを抑制する階調信号抑制回路とが設け られる。さらに、好ましくは、アクティブマトリクス方 式の液晶表示パネルにおける複数の信号配線が2以上の 組にグループ分けされ、それぞれの組の各信号配線毎

する複数種類の階調信号のうちのいずれか1または2以上の階調信号を階調表示データに応じて選択し、該選択した1または2以上の階調信号に基づいた信号電圧を当該信号配線に印加する信号配線駆動回路が信号配線の各組毎に設けられた液晶表示装置において、各水平走査期間について、該水平走査期間のいずれの階調表示データによっても選択されない階調信号を検出する非選択検出回路と、各水平走査期間毎に、該非選択検出回路によって当該水平走査期間について非選択を検出された階調信号を該階調信号発生回路が発生しまたは出力するのを抑制する階調信号抑制回路とが各信号配線駆動回路毎に設けられる。

[0018]

【作用】上記構成により、信号配線駆動回路は、各水平走査期間について、各信号配線毎に、階調表示データに応じて選択した階調信号に基づいた信号電圧をそれぞれの信号配線に印加する。振動階調電圧方式の場合には、この階調信号は、振幅と周期が一定でデューティ比のみが異なる信号であり、信号配線には、選択された階調信号に対応するデューティ比のパルス電源電圧が信号電圧として印加される。また、アナログ階調電圧方式の場合には、この階調信号は、電圧の異なるアナログ階調電圧であり、信号配線には、選択されたアナログ階調電圧であり、信号配線には、選択されたアナログ階調電圧そのものが信号電圧として印加される。

【0019】非選択検出回路は、各水平走査期間について、その水平走査期間のいずれの階調表示データによっても選択されない階調信号を検出する。水平走査期間の階調表示データを実際に表示する時には、その水平走査期間についての非選択の階調信号の検出が完了している必要がある。

【0020】階調信号抑制回路は、各水平走査期間毎に、上記非選択検出回路によってその水平走査期間について非選択を検出された階調信号を階調信号発生回路が発生しまたは出力するのを抑制する。階調信号の発生を一部でも抑制すれば、この階調信号の発生の際に消費する電力を低減させると共に、この発生に伴って放射される電磁波を減少させることができる。また、階調信号発生回路が発生した階調信号の一部でも出力を抑制すれば、この階調信号を行駆動回路に送るための信号線を充放電する際の電力を低減させると共に、この信号線上で 40放射される電磁波を減少させることができる。

【0021】との結果、請求項1の発明によれば、階調信号発生回路が実際の階調表示データに応じて必要な階調信号だけを発生させまたは出力するので、不必要な階調信号の発生や出力による消費電力の無駄を低減すると共に、不要な電磁放射も減少させることができる。

【0022】請求項2の発明は、複数の信号配線を2以 う点と、階調信号Tが2"種類のバルス信号からなると上の組にグループ分けし、各組どとに信号配線駆動回路 いう点以外では、図7に示したものと同じ構成であるたを設けた場合を示す。例えば液晶表示パネルの上下両側 め説明を省略する。なお、図1では、電源回路5が液晶に信号配線駆動回路をそれぞれ設け、上側の信号配線駆 50 表示パネル1の共通電極に電源電圧VCを印加するため

助回路は奇数番目の信号配線を駆動し、下側の信号配線 駆動回路は偶数番目の信号配線を駆動するように構成される場合がある。そして、このような場合に、それぞれの信号配線駆動回路の非選択検出回路が非選択の階調信号を検出し、その信号配線駆動回路の階調信号抑制回路がこの検出結果に基づいて信号配線駆動回路毎に独立に階調信号発生回路での階調信号の発生または出力を制御すれば、より木目細かく消費電力の低減と電磁放射の減

少を図ることができるようになる。

10 【0023】請求項3の発明は、補間階調方式の液晶表示装置の場合を示すものである。この液晶表示装置では、階調表示データに応じて2以上の階調信号が選択されることがあり、振動階調電圧方式の場合には、選択された2以上の各階調信号のデューティ比に応じたバルス電源電圧を順次切り替えて当該絵素に印加することにより液晶の階調表示を行わせる。また、アナログ階調電圧方式の場合には、選択された2以上の各階調信号のアナログ階調電圧を所定のデューティ比に応じて順次切り替えて当該絵素に印加することにより液晶の階調表示を行わせる。そして、このような液晶表示装置においても、選択されない階調信号は生じ得るので、消費電力の無駄を低減すると共に、不要な電磁放射を減少させることができる。

【0024】請求項4の発明は、複数の信号配線を2以上の組にグループ分けし、各組ごとに信号配線駆動回路を設けた補間階調方式の液晶表示装置の場合を示す。この場合にも、請求項2および請求項3の場合と同様に、消費電力の無駄を低減すると共に、不要な電磁放射を減少させることができる。

30 [0025]

【実施例】以下、本発明の実施例について説明する。 【0026】図1~図3は本発明の第1実施例を示すものであって、図1は液晶表示装置の構成を示すブロック図、図2は階調信号選択回路の構成を示すブロック図、図3は階調信号選択回路の動作を示すタイムチャートである。

【0027】本実施例は、カラー映像を表示する液晶表示装置について説明する。したがって、図1に示す液晶表示パネル1は、各絵素にRGB3原色のいずれかの色フィルタが配置されたカラー表示用のものが用いられている。また、階調表示データD1~DNは、RGB3原色の各色毎の複数ビット(Nビット)の信号からなり、赤色データR1~RNと緑色データG1~GNと青色データB1~BNに区別される。この液晶表示装置におけるソース駆動回路2とゲート駆動回路3と電源回路5は、階調表示データD1~DNが各色毎のNビットの信号であるという点と、階調信号Tが2[®]種類のバルス信号からなるという点以外では、図7に示したものと同じ構成であるため説明を省略する。なお、図1では、電源回路5が液晶表示が2[®] は10世番客板に客類電圧VCを配加するため

8

の回路も省略して示している。コントロール回路6は、図7に示したものと同様に、階調表示データD1~DNとドットクロック信号CKと水平同期信号HSと垂直同期信号VSに基づいて各種タイミング信号を生成する回路であるが、これらのタイミング信号をそれぞれソース駆動回路2とゲート駆動回路3と階調信号発生回路4と電源回路5に送ると共に、階調信号選択回路7にも送るようになっている。また、このコントロール回路6は、階調表示データD1~DNをソース駆動回路2と共に階調信号選択回路7にも送るようになっている。階調信号発生回路4も、図7に示したものと同様に、コントロール回路6から送られて来るタイミング信号に基づいて階調信号下を発生する回路であるが、実際に階調信号発生回路4が発生する階調信号下は、階調信号選択回路7から送られて来る選択信号Sによって指示されたものに限られる

【0028】階調信号選択回路7は、コントロール回路 6から送られて来る階調表示データD1~DNとタイミン グ信号に基づいて、各水平走査期間について、その水平 走査期間のいずれかの階調表示データD1~DNによって 1度でも選択される階調信号Tを全て検出し、この検出 結果を示す選択信号Sを生成する回路である。即ち、と の階調信号選択回路7は、図2に示すように、ORゲー ト部7aとデコーダ7bとラッチ部7cと一時記憶部7 dとホールド部7eとリセットラッチ回路7fとで構成 される。ORゲート部7aは、階調表示データD1~DN のビット数に対応するN個のORゲートからなり、各O Rゲートには、階調表示データD1~DNの赤色データR 1~RNと緑色データG1~GNと青色データB1~BNにお ける対応する各ビットのデータがそれぞれ入力されるよ 30 うになっている。この際、例えば赤色データR1~RNが Nビットをパラレルに入力されると、次に緑色データG 1~GNがNビットをパラレルに入力されるというよう に、各色のデータは、N本ずつの異なるラインを介して 時間的に順次ずれて入力される。したがって、このOR ゲート部7aのORゲートからは、階調表示データD1 ~DNにおける色には無関係に階調表示の段階のみを示 すNビットのデータC1~Cnが出力され、これがデコー ダ7 bに入力される。なお、階調表示データD1~DN は、各色のデータが時分割されているので、これら各色 40 のデータを1組のN本のラインのみを介して順次入力す る場合には、ORゲート部7aは特に必要がなくなる。 【0029】上記デコーダ7bは、各水平走査期間の有 効映像期間を示す期間信号TSがHレベルの間のみデコ ード動作を行う回路であり、NビットのデータC1~CN の2進数値に応じて2*本の出力TTうちのいずれか1 本の出力TTのみをHレベルとする。この2"本の各出 カTTは、2"種類の各階調信号Tにそれぞれ対応して いる。このデコーダ7bに入力されるNビットのデータ

係を表1に示す。 【0030】

【表1】

| | デコー | - ダ 7b の | Hレベルとなる デコーダ 7b の出力 | | |
|----|------|-----------------|-------------------------------|----|---------|
| CN | CN-1 | ••• | C2 | C1 | (階調信号丁) |
| 0 | 0 | ••• | 0 | 0 | TTı |
| 0 | 0 | ••• | 0 | 1 | TT2 |
| 0 | 0 | ••• | 1 | 0 | _TT3 |
| 0 | 0 | ••• | 1 | 1 | TT4 |
| 0 | 0 | | 0 | 0 | T5 |
| : | : | : | : | : | • |
| 1 | 1 | ••• | 0 | 0 | TT2N-3 |
| 1 | 1 | ••• | 0 | 1 | TT2N-2 |
| 1_ | 1 | ••• | 1 | 0 | TT2N-1 |
| 1 | 1 | | 1 | 1 | TT2N |

10

【0031】との表1から明らかなようにデータC1~CNの各2進数値と2*本の各出力TTとは1対1で対応している。そして、ソース駆動回路2に内蔵されるデコーダも、この表1と同様の対応により、階調表示データD1~DNに応じて階調信号Tを選択する。また、階調表示データDが図7と同じ4ビットであり階調信号Tが16種類である場合、即ちデコーダ7bに入力されるデータCが4ビットでありこのデコーダ7bの出力TTが16本である場合の対応表を表2に示す。

[0032]

【表2】

| デコ | - \$ 7 | bのみ | Hレベルとなる デコーダ 7b の出力 | |
|----|---------------|-----|-------------------------------|------------------|
| C4 | C3 | C2 | C1 | (階調信号丁) |
| 0 | 0 | 0 | 0 | TT ₁ |
| 0 | 0 | 0 | 1 | TT2 |
| 0 | 0 | 1 | 0 | TT3 |
| 0 | 0 | 1_ | 1_ | TT4 |
| 0 | 1 | 0 | 0 | TT5 |
| 0 | - | 0 | 1 | TT6 |
| 0 | 1 | 1 | 0 | TT7 |
| 0 | 1 | 1 | 1 | TT8 |
| 1_ | 0 | 0 | 0 | TTs |
| 1 | 0 | 0 | 1 | TT10 |
| 1 | 0 | 1 | 0 | TT11 |
| 1 | 0 | 1 | 1 | TT12 |
| 1 | 1 | 0 | 0 | TT13 |
| 1 | 1 | 0 | 1 | TT ₁₄ |
| 1 | 1 | 1 | 0 | TT15 |
| 1 | 1 | 1 | 1 | TT16 |

チ部7 c の各ラッチ回路には、N ビットの各色のデータが入力されるたびに、デコーダ7 b の各出力TTがラッチされることになる。また、このラッチ部7 c の各ラッ

10

20

チ回路の出力は、一時記憶部7 d に入力される。 【0034】上記一時記憶部7dは、2"個のRSフリ ップフロップ回路からなり、これらの各RSフリップフ ロップ回路は、ラッチ部7 cの対応するラッチ回路の出 力の立ち下がりによりセットされるようになっている。 また、各RSフリップフロップ回路は、リセットラッチ 回路7fの出力が立ち下がった場合にリセットされる。 とのリセットラッチ回路7 fは、コントロール回路6か ら送られて来るタイミング信号の一部であるリセット信 号RSを上記ドットクロック信号CKの立ち下がりによ ってラッチする回路であり、リセット信号RSは、各水 平走査期間の終了時にドットクロック信号CKの1周期 の間のみHレベルとなるパルス信号である。したがっ て、この一時記憶部7 dは、各水平走査期間毎に、一度 でもデコーダ7 bの出力TTがHレベルになると、その 出力TTに対応するRSフリップフロップ回路がHレベ ルを保持することになる。そして、この一時記憶部7 d の各RSフリップフロップ回路の出力は、ホールド部7 eに入力される。

【0035】ホールド部7 e は、2 * 個のラッチ回路か らなり、これらの各ラッチ回路は、コントロール回路6 から送られて来るタイミング信号の一部であるホールド 信号HDの立ち下がりによって一時記憶部7dの各RS フリップフロップ回路の出力をラッチするようになって いる。このホールド信号HDは、各水平走査期間の終了 時であってリセット信号RSよりも早い時期にドットク ロック信号CKの1周期の間のみHレベルとなるパルス 信号である。したがって、このホールド部7eは、各水 平走査期間の終了時に、その水平走査期間内に一度でも Hレベルとなったデコーダ7bの出力TTに対応するラ ッチ回路の出力のみがHレベルとなり、この出力を次の 水平走査期間の終了時まで保持する。そして、このホー ルド部7eの2 個の各ラッチ回路の出力が選択信号S として、図1に示すように階調信号発生回路4に送られ ることになる。

【0036】上記階調信号選択回路7の動作例を図3に基づいて説明する。ドットクロック信号CKは、ORゲート部7aから出力される各絵素のデータC1~CNに同期したクロック信号である。水平走査期間の初期の時刻t1に期間信号TSがHレベルになるとデコーダ7bが動作を開始して、各データC1~CNのデコードを行う。そして、時刻t2にデコーダ7bのいずれかの出力TTがHレベルになったとすると、次にドットクロック信号CKが立ち下がる時刻t3にラッチ部7cの対応するラッチ回路がとれをラッチしてHレベルを出力する。また、その次にドットクロック信号CKが立ち下がる時刻t4にとのラッチ部7cのラッチ回路の出力がLレベル

2

に戻ると、一時記憶部7dの対応するRSフリップフロップ回路がセットされてHレベルを出力するようになる。そして、との時刻t4以降も、デコーダ7bのいずれかの出力TTがHレベルになると、同様に一時記憶部7dの対応するRSフリップフロップ回路がHレベルの出力を保持する。

【0037】上記水平走査期間の終期の時刻 t 5に期間 信号TSがLレベルに戻ると、デコーダ7bが動作を停 止する。しかし、一時記憶部7dのRSフリップフロッ プ回路はセット状態を保持しているので、時刻 t 6にホ ールド信号HDが一旦Hレベルとなって時刻 t 7にLレ ベルに戻ると、ホールド部7eの対応するラッチ回路が この一時記憶部7dのRSフリップフロップ回路の出力 をラッチし、これに伴って対応する選択信号SがHレベ ルとなる。そして、この選択信号Sは、次の水平走査期 間の終期まで維持される。また、時刻 t 7にはリセット 信号RSが一旦Hレベルとなり時刻t8にLレベルに戻 るので、リセットラッチ回路7 f の出力も時刻 t 8に一 旦Hレベルになり時刻t9にLレベルに戻る。したがっ て、一時記憶部7dの各RSフリップフロップ回路は、 この時刻 t 9にリセットされて、次の水平走査期間の動 作に備える。

【0038】図1に示すように、上記階調信号選択回路 7から出力された2*ビットの選択信号Sを入力する階 調信号発生回路4は、内部に設けられた階調信号抑制回 路によって当該選択信号SのうちのHレベルのビットに 対応する階調信号Tのみを発生させるようになってい る。との際、選択信号SのLレベルのビットに対応する 非選択の階調信号Tは、例えばLレベルに固定されて出 30 力される。この階調信号Tは、ソース駆動回路2に送ら れる。ソース駆動回路2は、図7の場合と異なり非選択 の階調信号Tについては例えばしレベルに固定されて入 力されることになるが、この非選択の階調信号Tはその 水平走査期間には階調表示データD1~DNによって選択 されることはないので、動作自体は図7の場合と同じに なる。したがって、各水平走査期間に、ソース駆動回路 2で階調表示データD1~DNのサンプルホールドが行わ れている間に、階調信号選択回路7ではこの階調表示デ ータD1~DNによって選択される階調信号Tの検出が行 われ、次の水平走査期間に、ソース駆動回路2がサンプ 40 ルホールドした階調表示データD1~DNに応じて選択し た階調信号Tに基づいて各信号配線1cにパルス電源電 圧を印加する際に、階調信号選択回路7がその階調表示 データD1~DNC応じた選択信号Sを出力して階調信号 発生回路4による階調信号Tの一部の発生を抑制すると とになる。

【0039】この結果、本実施例の液晶表示装置によれば、各水平走査期間毎に実際の階調表示データD1~DN に応じて必要となる階調信号Tだけを発生させるので、 50 階調信号発生回路4が不必要な階調信号Tを発生させる

とによる消費電力の無駄を低減すると共に、不要な電 磁放射も減少させることができる。

【0040】なお、上記実施例では、階調信号発生回路 4が階調表示の段階数2*と同数の階調信号Tを発生さ せるようになっていたが、2種類の基本階調信号を組み 合わせる補間階調方式の場合には、これよりも少ない数 (ことではM種類とする)の階調信号Tを発生させれば 足りる。ただし、この場合には、図2に示したデコーダ* *7 bがデータC1~CNの各2進数値に対して、M本の出力TTのうちの1本または2本の出力TTをHレベルとする。このときのデコーダ7bに入力されるNビットのデータC1~CNの各2進数値と各出力TTとの関係を表3に示す。

[0041]

【表3】

| | デコーダ 76 の入力 | | | | | デコーダ 7b の出力(階調信号 T) | | | | | | | |
|----|--------------------|-------|-------|-------|----------|------------------------------------|-------|-------|-----------|-------|-----|--|--|
| CN | Cn-1 | ••• | C2 | C1 | TTı | TT2 | TT3 | ••• | TTM-i | TTM-i | TTM | | |
| 0 | 0 | ••• | 0 | 0 | Н | L | L | ••• | L | L | L | | |
| 0 | 0 | ••• | 0 | _1 | Н | Н | L | ••• | L | L | L | | |
| 0 | 0 | • • • | 1 | 0 | Ι | Τ | П | ••• | L, | L | L | | |
| 0 | 0 | • • • | 1 | 1 | Ξ | Н | اد | • • • | L | L | L | | |
| | | | • • • | • • • | ••• | ••• | ••• | ••• | • | • • • | ••• | | |
| | | | | | Н | H | ٦ | ••• | L | اــ | ال | | |
| | | | | | L | Н | L | | L | L | L | | |
| | | | | | L_ | Н | Н | ••• | L | ال | L | | |
| | | | | | ••• | • • • | • • • | ••• | • | ••• | • | | |
| | | | | | لـ | Ξ | Ξ | • | L | اــ | | | |
| | • | | | | L | Н | Ξ | ••• | L | L | L | | |
| | : | | | | | • | • | | : | | • | | |
| | | | | | L | L | الـ | ••• | Н | H | L | | |
| | | | | | L | L | Ļ | ••• | Н | Н | J | | |
| | | | | | | | • • • | • | | | ••• | | |
| 1 | | | | | L | L | L | ••• | H | Н | لــ | | |
| | | | | | <u> </u> | L | _L | ••• | <u>L</u> | Н | L | | |
| | | | | | L | L. | L_ | ••• | <u>.L</u> | H | H | | |
| | | | | | | | : | • | • | • | ••• | | |
| 1 | 1 | ••• | 0 | 0 | L | L | L | ••• | L | Н | Н | | |
| 1 | 1 | ••• | 0 | 1 | L | Ļ | L | ••• | L | Н | H | | |
| 1 | 1 | ••• | 1 | 0 | L | L | L. | ••• | L | Н | _H | | |
| 1 | 1_ | ••• | 1. | 1_ | L | L | L | ••• | L | L | Н | | |

【0042】この表3では、データC1~CNの2進数値に応じて1本または隣接する2本の出力TTがHレベルとなり、他はLレベルとなる。ただし、このように2本の出力が同時にHレベルとなっても、ラッチ部7で以降の動作には変わりはなく、上記実施例と同様にMビットの選択信号Sが階調信号発生回路4に送られ、M種類の40階調信号Tのうちこの選択信号SのビットがHレベルとなるものだけが発生されてソース駆動回路2に送られることになる。また、デコーダ7bに入力されるデータCが4ビットであり、5種類の階調信号T1、T5、T9、T13、T16を基本階調信号とした場合のデータCの各2進数値と各出力TTとの関係を表4に示す。

[0043]

【表4】

| Ĩ = | デコーダ 75 の入力 | | | | デコーダ 7b の出力(階調信号 T) | | | | | |
|-----|--------------------|----|----------------|----|------------------------------------|-----|------|------|--|--|
| C4 | Сз | C2 | C ₁ | Tī | TT5 | TT9 | TT13 | TT16 | | |
| 0 | 0 | 0 | 0 | I | L | L | L | L | | |
| 0 | 0 | 0 | 1 | Ή | Н | L | L | L | | |
| 0 | 0 | 1 | 0 | Ξ | Н | L | L. | L, | | |
| 0 | 0 | 1 | 1 | Η | Н | L | L | L | | |
| 0 | _ | 0 | 0 | اد | Н | L | L | L. | | |
| 0 | 1 | 0 | 1 | ١ | Н | Н | L | L | | |
| 0 | 1 | 1 | 0 | ل | Н | Н | L | L | | |
| 0_ | 1 | 1 | 1 | | Н | Н | L | L | | |
| 1 | 0 | 0 | 0 | ب | L | Н | L | L | | |
| 1 | 0 | 0 | 1_ | -1 | L | Н | Н | L_ | | |
| 1 | 0 | 1 | 0 | L | L | Н | Н | L. | | |
| 1 | 0 | 1 | 1 | L | L | Н | Н | L | | |
| 1 | 1 | C | 0 | L | L | L_ | H | L | | |
| 1 | 1 | 0 | 1 | L | L | L | Н | Н | | |
| 1 | 1 | 1_ | 0 | L | L | L | Н | Н | | |
| 1 | 1 | 1 | 1 | L | L | L | L | Н | | |

【0044】以上説明したように、この補間階調方式 は、階調信号発生回路4が発生する階調信号Tの種類が 元々少ないものではあるが、さらに不必要な階調信号T の発生を抑制して、より一層の消費電力の節約を図ると 共に、不要な電磁放射も減少させることができる。

【0045】図4および図5は本発明の第2実施例を示 すものであって、図4は階調信号発生回路と階調信号選 択回路を示すブロック図、図5は階調信号選択回路の構 成を示すブロック図である。なお、図1および図2に示 した第1実施例と同様の機能を有する構成部材には同じ 番号を付記して説明を省略する。

【0046】図4に示すように、本実施例では、階調信 号発生回路4で発生された階調信号Tが階調信号選択回 路7を介してソース駆動回路2に送られるようになって いる。との階調信号選択回路7は、図5に示すように、 階調信号発生回路4で発生された2"種類の階調信号T をゲート部7gを介して出力する。 ORゲート部7 a、 デコーダ7 b、ラッチ部7 c、一時記憶部7 d、ホール ド部7eおよびリセットラッチ回路7fの構成は、図2 に示したものと同じである。しかし、ホールド部7eの 各ラッチ回路の出力は、選択信号Sとして出力する代わ りに、ゲート部7gに入力している。ゲート部7gは、 2 個のANDゲートからなり、各ANDゲートの一方 の入力端子にホールド部7 e の各ラッチ回路の出力が入 力されるようになっている。また、各ANDゲートの他 方の入力端子には、階調信号発生回路4で発生された各 階調信号Tが入力される。したがって、階調信号発生回 路4で発生された各階調信号Tは、この階調信号選択回 路7で選択されたものだけがそのまま通過し、非選択の 階調信号Tは、Lレベルに固定してソース駆動回路2に 送られることになる。

【0047】との結果、本実施例の液晶表示装置では、

じて必要となる階調信号Tだけをソース駆動回路2に送 るようにして、階調信号選択回路7が不必要な階調信号 の出力を遮断するので、とれによって消費電力の無駄を 低減すると共に、不要な電磁放射を減少させることがで きる。また、補間階調方式の場合にも、階調信号選択回 路7のデコーダ7bを表3または表4に示すような入力 関係のものとすれば、同様の効果を得ることができる。 【0048】図6は本発明の第3実施例を示すものであ って、液晶表示装置の構成を示すブロック図である。な 10 お、図1および図2に示した第1実施例と同様の機能を 有する構成部材には同じ番号を付記して説明を省略す る。

【0049】本実施例は、図1に示したソース駆動回路 2に代えて、液晶表示パネル1の上部に上部ソース駆動 回路21を設けると共に、下部に下部ソース駆動回路2 2を設けた液晶表示装置について説明する。また、本実 施例の液晶表示装置は、図1に示した階調信号選択回路 7に代えて、これら上部と下部のソース駆動回路21, 22に対応する上部階調信号選択回路71と下部階調信 20 号選択回路72とを設けている。

【0050】液晶表示パネル1の一方の基板に形成され た各信号配線1 cは、1本置きまたは数本置きに上部と 下部のソース駆動回路21,22に接続されている。即 ち、例えばRGB3原色の各色の全ての信号配線1cを 奇数番目と偶数番目とにグループ分けして、奇数番目の 各信号配線1cは上部ソース駆動回路21に接続すると 共に偶数番目の各信号配線1cは下部ソース駆動回路2 2に接続したり、または、各信号配線1cをRGB3原 色の3本ごとに一括し、これら一括された各3本ずつの 30 信号配線 1 cを奇数番目と偶数番目とにグループ分けし て、奇数番目の各3本ずつの信号配線1cは上部ソース 駆動回路21に接続すると共に偶数番目の各3本ずつの 信号配線1 c は下部ソース駆動回路22 に接続する。ま た、コントロール回路6は、各信号配線1 c に対応する 階調表示データD1~DNを、グループ分けした一方の各 信号配線 1 c に対応する上部階調表示データ D1~ DNと 他方の各信号配線1 c に対応する下部階調表示データD 1~DNとに分けて、上部階調表示データD1~DNを上部 ソース駆動回路21と上部階調信号選択回路71に送る 40 と共に、下部階調表示データD1~DNを下部ソース駆動 回路22と下部階調信号選択回路72に送るようになっ ている。上部と下部のソース駆動回路21,22は、接 続される信号配線 1 c の本数が半減する以外は、共に図 1に示したソース駆動回路2と同様の構成である。ま た、上部と下部の階調信号選択回路71,72も、各水 平走査期間に入力される階調表示データD1~DNの数が 半減する以外は、共に図1に示した階調信号選択回路7 と同様の構成である。

【0051】階調信号発生回路4には、上部階調信号選 各水平走査期間毎に実際の階調表示データD1~DNに応 50 択回路71と下部階調信号選択回路72からそれぞれ選

択信号Sが入力されるようになっている。この階調信号発生回路4は、これらの選択信号Sに基づいてそれぞれ上部階調信号Tと下部階調信号Tとを別個に発生させてもよいし、これらの選択信号Sの各ビット毎の論理和をとった信号に基づいて1組の階調信号Tを発生させ、それぞれの選択信号Sでマスクすることにより上部階調信号Tと下部階調信号Tに分離してもよい。そして、この階調信号発生回路4からの上部階調信号Tが上部ソース駆動回路21に送られ、下部階調信号Tが下部ソース駆動回路22に送られることになる。

【0052】この結果、本実施例の液晶表示装置によれ ば、ソース駆動回路を上部と下部のソース駆動回路2 1. 22に分けて、それぞれのソース駆動回路21. 2 2で必要となる階調信号Tだけを発生させまたは出力を 抑制させることができるので、それぞれのソース駆動回 路21,22で各階調信号Tが不要となる確率が増加 し、消費電力の無駄や不要な電磁放射をより木目細かく 低減させることができるようになる。しかも、ソース駆 動回路をさらに細分すれば、より一層消費電力の無駄を 低減し不要な電磁放射を減少させることも可能となる。 【0053】また、補間階調方式の場合にも、上部と下 部の階調信号選択回路71,72のデコーダを表3また は表4に示すような入力関係のものとすれば、同様の効 果を得ることができる。さらに、第2実施例の場合と同 様に、階調信号発生回路4が発生させた同じ階調信号T を上部階調信号選択回路71を介して上部ソース駆動回 路21に送ると共に、下部階調信号選択回路72を介し て下部ソース駆動回路22に送るようにすることもでき

【0054】なお、上記第1実施例〜第3実施例は、いずれも図7に示した従来の液晶表示装置と同様に、振動階調電圧方式によって階調表示を行う液晶表示装置について説明したが、階調信号発生回路が発生する階調信号をアナログ階調電圧とし、ソース駆動回路が階調表示データD1〜DNに応じて選択したこのアナログ階調電圧を各信号配線1cに出力するようにしたアナログ階調電圧方式の場合にも同様に本発明を実施することができる。この場合、電源回路5は、電源電圧VSRVSLを発生させる必要がなくなり、電源電圧VSのみを発生させればよい。

る。

【発明の効果】以上のように本発明の液晶表示装置によれば、実際に表示に用いる階調表示データが必要としない階調信号の発生または出力を抑制するので、階調信号発生回路が不必要な階調信号を発生させたり出力することにより生じる電力消費の無駄を低減させると共に、この不必要な階調信号の発生や出力によって生じる不要な

【図面の簡単な説明】

電磁放射も減少させることができる。


* (0055)

- 10 【図1】本発明の第1実施例を示すものであって、液晶表示装置の構成を示すブロック図である。
 - 【図2】本発明の第1実施例を示すものであって、階調信号選択回路の構成を示すブロック図である。
 - 【図3】本発明の第1実施例を示すものであって、階調信号選択回路の動作を示すタイムチャートである。
 - 【図4】本発明の第2実施例を示すものであって、階調信号発生回路と階調信号選択回路を示すブロック図である
- 【図5】本発明の第2実施例を示すものであって、階調 20 信号選択回路の構成を示すブロック図である。
 - 【図6】本発明の第3実施例を示すものであって、液晶 表示装置の構成を示すブロック図である。
 - 【図7】従来例を示すものであって、液晶表示装置の構成を示すブロック図である。
 - 【図8】従来例を示すものであって、各階調信号を示す タイムチャートである。
 - 【図9】従来例を示すものであって、パルス電源電圧を 示すタイムチャートである。
- 【図10】従来例を示すものであって、補間階調方式の 30 各階調信号を示すタイムチャートである。

【符号の説明】

- 1 液晶表示パネル
- 2 ソース駆動回路
- 3 ゲート駆動回路
- 4 階調信号発生回路
- 7 階調信号選択回路
- 21 上部ソース駆動回路
- 22 下部ソース駆動回路71 上部階調信号選択回路
- *40 72 下部階調信号選択回路

【図4】



【図9】

